SN74V3690规格参数_产品功能_原装销售

SN74V3640、SN74V3650、SN74V3660、SN74V3670、SN74V3680和SN74V3690是非常深的高速CMOS、先进先出(FIFO)存储器，具有时钟读取和写入控制以及灵活的总线匹配×36/×18/×9数据流。这些fifo为用户提供了几个关键的好处:。

总线匹配同步fifo特别适用于网络、视频、信号处理、电信、数据通信和其他需要缓冲大量数据和匹配大小不等的总线的应用。

每个FIFO都有一个数据输入端口(Dn)和一个数据输出端口(Qn)，它们都可以假设36位、18位或9位宽度，这取决于主复位周期期间外部控制引脚的输入宽度(IW)、输出宽度(OW)和总线匹配(BM)的状态。

输入端口由写时钟(WCLK)和写使能(WEN\)输入控制。当WEN\被断言时，数据被写入WCLK的每个上升沿上的FIFO。输出端口由读时钟(RCLK)和读使能(REN\)输入控制。当断言REN\时，数据从RCLK的每个上升沿上的FIFO读取。输出支持(OE\)输入用于输出的三状态控制。

RCLK和WCLK信号的频率可以从0到fMAX变化，完全独立。一个时钟输入相对于另一个时钟输入的频率没有限制。

这些设备有两种可能的计时模式:首字漏失(FWFT)模式和标准模式。

在FWFT模式下，写入空FIFO的第一个字在RCLK信号经过三次转换后直接被写入数据输出行。访问第一个单词时不需要断言REN\。然而，写入FIFO的后续单词确实需要在REN\上进行低访问。在主复位期间，FWFT/SI输入的状态决定了时序模式。

对于需要比单个FIFO提供更多数据存储容量的应用，FWFT定时模式允许通过将FIFO串联(i)进行深度扩展。即，一个FIFO的数据输出连接到下一个FIFO的相应数据输入)。。

在标准模式下，写入空FIFO的第一个字不会出现在数据输出行上，除非执行了特定的读操作。一个读操作，包括激活REN\和启用上升的RCLK边，将字从内部存储器移到数据输出行。

这些fifo有五个标志引脚:空标志或输出就绪(EF\/ or \)，满标志或输入就绪(FF\/IR\)，半满标志(HF)，可编程几乎空标志(PAE\)和可编程几乎满标志(PAF\)。。在FWFT模式下选择IR和OR函数。HF\， PAE\，和PAF\总是可用的，无论定时模式。

PAE\和PAF\可以独立编程，在内存中的任何点切换。可编程偏移量决定标志切换阈值，可以通过并行或串行方法加载。还提供了8个默认偏移量设置，因此可以将PAE\设置为从空边界切换到预定义数量的位置。PAF阈值也可以从完整边界设置为类似的预定义值。缺省偏移值在主复位期间由FSEL0、FSEL1和LD\的状态设置。

对于串行编程，SEN\与LD\一起，通过WCLK的每个上升沿上的串行输入(SI)加载偏移寄存器。对于并行编程，WEN\与LD\一起，通过Dn在WCLK的每个上升沿上加载偏移寄存器。REN\与LD\一起，可以从RCLK的每个上升沿上的Qn并行读取偏移量，而不管是否选择了串行并行偏移加载。

在主复位(MRS\)期间，读和写指针被设置为FIFO的第一个位置。FWFT引脚选择标准模式或FWFT模式。

部分复位(PRS\)还将读和写指针设置到内存的第一个位置。然而，定时模式、可编程标志编程方法和部分复位之前存在的默认或可编程偏移设置保持不变。根据计时模式和有效的偏移量更新标志。当重新编程可编程标志时，PRS\对于在操作中期重置设备是有用的。

此外，还可以选择PAE\和PAF\输出的定时模式。PAE\和PAF\的定时模式可以设置为异步或同步。

如果选择异步PAE\/PAF\配置，则在RCLK的从低到高转换时，PAE\被断言为低。在WCLK的低到高转换时，PAE\被重置为高。类似地，PAF\在WCLK的低到高转换时被断言为低，而PAF\在RCLK的低到高转换时被重置为高。

如果选择同步PAE\/PAF\配置，则只在RCLK的上升沿上断言和更新PAE\，而不是在WCLK的上升沿上更新。类似地，PAF\仅在WCLK的上升沿上断言和更新，而不是在RCLK上。所需的模式在主复位期间由可编程标志模式(PFM)的状态配置。。

重传功能允许数据从FIFO被重读不止一次。在RCLK边缘上升期间，重传(RT\)输入的低电平通过将读指针设置到内存数组的第一个位置来启动重传操作。零延迟重传定时模式可以通过RM (retransmit timing mode)来选择。。在主复位期间，高RM选择正常延迟。

如果选择零延迟重传操作，如果RT\较低，则要重传的第一个数据字将放在输出寄存器上，相对于发起重传的RCLK边。

图11和图12显示了正常延迟重传时间。有关零延迟重传时间，请参见图13和图14。

设备可以配置不同的输入输出总线宽度(见表1)。。

提供了大端/小端数据字格式。当数据以长字(×36/×18)格式写入FIFO并以小字(×18/×9)格式读取FIFO时，此函数非常有用。如果选择大端模式，则写入FIFO的长字的最高有效字节(MSB)(字)首先从FIFO中读出，其次是最低有效字节(LSB)。。所需的模式在主复位期间由大端/小端(BE\)引脚的状态配置(参见图4的总线匹配字节安排)。。

穿插/非穿插奇偶校验(IP)位功能允许用户在编程标志偏移量时选择加载到并行口(D0-Dn)的字中的奇偶校验位。如果选择“分散奇偶校验”模式，FIFO在并行编程时假定奇偶校验位位于D8、D17、D26、D35位。如果选择非离散奇偶校验模式，则假定D8、D17、D26为有效位，忽略D32、D33、D34、D35。在主复位期间，根据IP输入的状态选择分散奇偶校验模式。分散奇偶控制只在对偏移寄存器并行编程时起作用。它不影响写入和读取FIFO的数据。

SN74V3640、SN74V3650、SN74V3660、SN74V3670、SN74V3680和SN74V3690采用高速亚微米CMOS技术制造，工作温度从0°C到70°C。

SN74V3690的特性