这些八进制触发器专为低压(3.3 v) VCC操作而设计,但具有为5v系统环境提供TTL接口的能力。
LVTH574器件的8个触发器为边触发d型触发器。在时钟(CLK)输入的正跃迁上,Q输出被设置为数据(D)输入处设置的逻辑电平。
缓冲输出使能(OE\)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻抗状态。在高阻抗状态下,输出既不显著负载也不显著驱动母线。高阻抗状态和增加的驱动器提供了驱动总线线路的能力,而无需接口或上拉组件。
OE\不影响人字拖的内部操作。输出处于高阻抗状态时,可以保留旧数据,也可以输入新数据。
为了保证上电或下电时的高阻抗状态,OE\应通过上拉电阻连接到VCC;。
提供有源总线保持电路以将未使用的或浮动的数据输入保持在有效的逻辑电平。不建议在母线保持电路中使用上拉或下拉电阻。
这些器件完全适用于热插入应用,使用关闭和上电3状态。Ioff电路使输出失效,在设备断电时防止破坏性电流回流。上电三态电路在上电和下电期间将输出置于高阻抗状态,从而防止驱动器冲突。


| 产品属性 | 属性值 |
|---|---|
| 通道数 | 8 |
| 技术的家庭 | LVT |
| 电源电压(min) (V) | 2.7 |
| 电源电压(最大)(V) | 3.6 |
| 输入类型 | TTL-Compatible CMOS |
| 输出类型 | 3-State |
| 时钟频率(max) (MHz) | 150 |
| IOL (max) (mA) | 64 |
| IOH (max) (mA) | -32 |
| 电源电流(最大)(µA) | 5000 |
| 特性 | Bus-hold, Over-voltage tolerant inputs, Partial power down (Ioff), Power up 3-state, Ultra high speed (tpd <5ns) |
| 工作温度范围(℃) | -55 to 125 |
| 评级 | Military |
