OMAP-L137产品规格_产品特性_原装销售
OMAP-L137器件是一款基于ARM926EJ-S和TMS320C674x DSP核心的低功耗应用处理器。它的功耗明显低于TMS320C6000平台的其他dsp成员。
OMAP-L137设备使原始设备制造商(oem)和原始设计制造商(odm)能够通过完全集成的混合处理器解决方案的最大灵活性，快速将具有强大操作系统支持、丰富用户界面和高处理性能寿命的设备推向市场。
OMAP-L137器件的双核架构提供了DSP和精简指令集计算机(RISC)技术的优势，结合了高性能的TMS320C674x DSP内核和ARM926EJ-S内核。
ARM926EJ-S是一个32位RISC处理器核心，执行32位或16位指令，处理32位、16位或8位数据。核心采用流水线，使处理器和存储系统的所有部分可以连续运行。
ARM核心具有协处理器15 (CP15)、保护模块、数据和程序内存管理单元(mmu)以及表旁缓冲区。ARM内核有单独的16KB指令和16KB的数据缓存。两个内存块都与虚拟索引虚拟标记(VIVT)有四向关联。。
OMAP-L137 DSP核心采用两级缓存架构。一级程序缓存(L1P)是一个32kb的直接映射缓存，一级数据缓存(L1D)是一个32kb的双向集关联缓存。二级程序缓存(L2P)由256 kb的内存空间组成，该内存空间由程序和数据空间共享。L2内存可以配置为映射内存、缓存或两者的组合。虽然DSP L2可以被系统中的ARM和其他主机访问，但额外的128KB RAM共享内存可供其他主机使用，而不会影响DSP性能。。
外设包括:带有管理数据输入/输出(MDIO)模块的10/100 Mbps以太网MAC (EMAC);。
EMAC (Ethernet Media Access Controller)为OMAP-L137设备和网络之间提供了一个高效的接口。EMAC支持10Base-T和100Base-TX，或10mbps和100mbps的半双工或全双工模式。此外，还有一个MDIO接口可用于PHY配置。。
HPI, I2C, SPI, USB1.1和USB2.0端口允许OMAP-L137设备轻松控制外围设备和/或与主机处理器通信。
丰富的外围设备集提供了控制外部外围设备和与外部处理器通信的能力。有关每种外设的详细信息，请参阅本文档后面的相关章节和相关的外设参考指南。
OMAP-L137器件具有一套完整的ARM和DSP开发工具。其中包括C编译器，一个DSP汇编优化器，以简化编程和调度，以及一个Windows®调试器接口，用于查看源代码执行。
OMAP-L137的特性
- 软件支持
- TI DSP / BIOS
- 芯片支持库和DSP库
- 双核SoC
- 375和456 mhz的arm926ejs RISC微处理器
- 375和456 mhz C674x VLIW DSP
- ARM926EJ-S核心
- 32-Bit and 16-Bit (Thumb®) Instructions
- DSP指令扩展
- 单周期MAC
- ARM® Jazelle® Technology
- Embedded ICE-RT™ for Real-Time Debug
- ARM9™ Memory Architecture
- 16KB的指令缓存
- 16KB的数据缓存
- 8KB内存(向量表)
- 64KB ROM
- 指令集特性
- C67x+和C64x+ isa的超集
- 高达3648 MIPS和2736 MFLOPS C674x
- 字节可寻址(8位、16位、32位和64位数据)
- 8位溢出保护
- 位域提取，设置，清除
- 归一化，饱和，位计数
- 紧凑的16位指令
- C674x两级缓存架构
- 32KB的L1P程序内存/缓存
- 32KB的L1D数据内存/缓存
- 256KB的L2统一映射RAM/Cache
- 灵活的RAM/Cache分区(L1和L2)
- 增强型直接记忆体存取控制器3 (EDMA3):
- 2传输控制器
- 32个独立的DMA通道
- 8快速DMA通道
- 可编程传输突发大小
- TMS320C674x固定和浮点VLIW DSP核心
- 具有不对齐支持的负载-存储体系结构
- 64个通用寄存器(32位)
- 6个ALU(32位和40位)功能单元
- 支持32位整数，SP (IEEE单精度/32位)和DP (IEEE双精度/64位)浮点
- 支持多达四个SP添加每个时钟，四个DP添加每2个时钟
- 每周期最多支持两次浮点(SP或DP)倒数近似(RCPxP)和平方根倒数近似(RSQRxP)操作
- 两个多功能单元
- 混合精度IEEE浮点乘法支持最高:
- 2 SP x SP -> SP Per Clock
- 2 SP x SP -> DP Every Two Clocks
- 2 SP x DP -> DP Every Three Clocks
- 2 DP x DP -> DP Every Four Clocks
- 定点乘法每个时钟周期支持2次32 × 32位乘法、4次16 × 16位乘法或8次8 × 8位乘法和复数乘法
- 混合精度IEEE浮点乘法支持最高:
- 指令打包减少了代码大小
- 所有指令有条件
- 模环路的硬件支持
操作 - Protected Mode操作
- 异常支持错误检测和程序重定向
- 128KB RAM共享内存
- 3.3 v LVCMOS I/ o (USB接口除外)
- 两个外部内存接口:
- EMIFA
- NOR(8位或16位宽数据)
- NAND(8位或16位宽数据)
- 具有128 mb地址空间的16位SDRAM
- EMIFB
- 32位或16位SDRAM，地址空间为256 mb
- EMIFA
- 三个可配置的16550型UART模块:
- 带调制解调器控制信号的UART0
- 自动流量控制信号(CTS, RTS)仅在UART0上
- 16字节的先进先出
- 16x或13x过采样选项
- 液晶显示控制器
- 两个串行外设接口(spi)，每个都有一个芯片选择
- 具有安全数据I/O (SDIO)的多媒体卡(MMC)/安全数字(SD)卡接口
- 双主从集成电路(一)2C Bus™)
- 一个主机端口接口(HPI)与16位宽的混合地址/数据总线的高带宽
- 可编程实时单元子系统(PRUSS)
- 两个独立的可编程实时单元(PRU)内核
- 32位加载和存储RISC架构
- 每核4KB指令内存
- 每核512字节的数据内存
- 可以通过软件禁用PRUSS以节省电力
- 标准电源管理机制
- 时钟门控
- Entire Subsystem Under a Single PSC 时钟门控 Domain
- 专用中断控制器
- 专用交换中心资源
- 两个独立的可编程实时单元(PRU)内核
- USB 1.1 OHCI(主机)带集成PHY (USB1)
- USB 2.0 OTG接口，带集成PHY (USB0)
- USB 2.0高速和全速客户端
- USB 2.0高，全，低速主机
- 终点0(控制)
- 端点1,2,3,4(控制，批量，中断或ISOC) RX和TX
- 三个多通道音频串行端口(mcasp):
- 6个时钟区和28个串行数据引脚
- 支持TDM、I2S及类似格式
- DIT-Capable (McASP2)
- FIFO缓冲器用于发送和接收
- 10/100 Mbps以太网MAC (EMAC):
- IEEE 802.3兼容(仅3.3 v I/O)
- RMII媒体独立接口
- 管理数据输入输出(MDIO)模块
- 实时时钟32khz振荡器和独立电源轨
- 一个64位通用定时器(可配置为两个32位定时器)
- 一个64位通用看门狗定时器(可配置为两个32位通用定时器)
- 三种增强脉宽调制器(eHRPWMs):
- 具有周期和频率控制的专用16位时基计数器
- 6单边输出、6双边对称输出或3双边非对称输出
- 死区代
- 高频载波PWM斩波
- 跳闸输入
- 3个32位eCAP (Enhanced Capture)模块:
- 可配置为3捕获输入或3辅助脉冲宽度调制器(APWM)输出
- 单次捕获多达四个事件时间戳
- 两个32位增强正交编码器脉冲(eQEP)模块
- 256球无铅塑料球网格阵列(PBGA) [ZKB后缀]，1.0毫米球间距
- 商业，工业，扩展，或汽车温度
OMAP-L137功能图
OMAP-L137规格参数
| 产品属性 | 属性值 |
|---|---|
| Arm处理器 | 1 Arm9 |
| 臂(最大)(MHz) | 456 |
| 协处理器 | C674x DSP |
| CPU | 32-bit |
| 显示类型 | 1 LCD |
| 协议 | Ethernet |
| 以太网MAC | 1-Port 10/100 |
| 硬件加速器 | PRUSS |
| 操作系统 | Linux, RTOS |
| 安全 | Device identity, Memory protection |
| 评级 | Catalog |
| 电源解决方案 | TPS65910 |
| 工作温度范围(℃) | -40 to 125 |
