SM320C6455-EP产品参数_产品特性_原厂出售
C64x+™DSP(包括SM320C6455-EP器件)是C6000™DSP平台中性能最高的定点DSP一代。C6455器件基于德州仪器(TI)开发的第三代高性能、先进的VelociTI™超长指令字(VLIW)架构，使这些dsp成为视频和电信基础设施、成像/医疗和无线基础设施(WI)等应用的绝佳选择。。
基于90纳米工艺技术，在1.2 ghz时钟速率下，C6455器件的性能高达每秒96亿条指令(MIPS)[或每周期9600个16位mmac]，为高性能DSP编程挑战提供了经济高效的解决方案。C6455 DSP具有高速控制器的操作灵活性和阵列处理器的数值运算能力。
C64x+ DSP核心采用8个功能单元、2个寄存器文件和2条数据路径。与早期的C6000设备一样，这8个功能单元中有2个是乘法器或m单元。每个C64x+ m单元通过在每个时钟周期执行4个16位x 16位乘法累加(mac)，使乘法吞吐量比C64x内核翻了一番。因此，在C64x+内核上每个周期可以执行8个16位x 16位mac。在1.2 ghz时钟速率下，这意味着每秒可以发生9600个16位mmac。此外，C64x+内核上的每个乘法器每个时钟周期可以计算一个32位x 32位MAC或四个8位x 8位MAC。
C6455器件包括Serial RapidIO。这种高带宽外设显著提高了系统性能，并降低了在一块电路板上包含多个dsp的应用(如视频和电信基础设施以及医疗/成像)的系统成本。
C6455 DSP集成了大量的片上存储器，构成了一个两级存储器系统。C6455设备上的一级(L1)程序存储器和数据存储器各为32KB。该内存可以配置为映射RAM、缓存或两者的某种组合。当配置为缓存时，L1程序(L1P)是一个直接映射缓存，而L1数据(L1D)是一个双向集合关联缓存。2级(L2)内存在程序和数据空间之间共享，大小为2096KB。L2内存也可以配置为映射RAM、缓存或两者的某种组合。C64x+ Megamodule还具有32位外设配置(CFG)端口，内部DMA (IDMA)控制器，具有复位/启动控制，中断/异常控制，下电控制和自由运行的32位时间戳计时器的系统组件。
所述外设集包括:内部集成电路总线模块(I2C);。
C6455上的I2C端口允许DSP轻松控制外围设备并与主机处理器通信。此外，标准的多通道缓冲串行端口(McBSP)可用于与串行外设接口(SPI)模式外设进行通信。
C6455器件具有两个高性能嵌入式协处理器[增强型Viterbi Decoder Coprocessor (VCP2)和增强型Turbo Decoder Coprocessor (TCP2)]，可显着加快芯片上的信道解码操作。VCP2工作在CPU时钟除以3的频率下，可以解码694个7.95 kbps的自适应多速率(AMR) [K = 9, R = 1/3]语音通道。VCP2支持约束长度K = 5,6,7,8和9，速率R = 3/ 4,1 /2, 1/3, 1/4和1/5以及灵活的多项式，同时生成硬决策或软决策。在CPU时钟除以3的情况下运行的TCP2可以解码多达50个384-Kbps或8个2-Mbps的turbo编码通道(假设6次迭代)。。解码参数，如迭代次数和停止标准也是可编程的。VCP2/TCP2与CPU之间的通信通过EDMA3控制器进行。
C6455具有一套完整的开发工具，其中包括:一个新的C编译器，一个汇编优化器，以简化编程和调度，以及一个Windows®调试器接口，用于查看源代码执行。
SM320C6455-EP的特性
- 控制基线
- 1个装配场地
- 测试网站
- 1个制造地点
- 增强的减少制造源(DMS)支持
- 增强的产品变更通知
- 资格的血统（1)
- 高性能定点DSP (C6455)
- 1.39 ns、1.17 ns、1 ns和0.83 ns指令周期时间
- 时钟频率
- 8条32位指令/周期
- 9600 MIPS/MMACS(16位)
- Commercial Temperature (0°C to 90°C)
- Extended Temperature (-40°C to 105°C)
- S-Temp (-55°C to 105°C)
- C64x+™ DSP Core
- 专用SPLOOP指令
- 压缩指令(16位)
- 指令集增强
- 异常处理
- C64x+超大模块L1/L2内存架构:
- 256K位(32K字节)L1P程序缓存直接映射
- 256K位(32K字节)L1D数据缓存2路集
- 16M位(2096K字节)L2统一映射RAM/Cache(灵活分配)
- 256K位(32K字节)L2 ROM
- 时间戳计数器
- 增强VCP2
- 支持超过694 7.95 Kbps的AMR
- 可编程代码参数
- 增强型Turbo译码协处理器(TCP2)
- 支持最多8个2 Mbps 3GPP(6次迭代)
- 可编程Turbo码和解码参数
- 端序:小端序，大端序
- 64位外部存储器接口(EMIFA)
- 异步存储器(SRAM, Flash和EEPROM)和同步存储器(SBSRAM, ZBT SRAM)的无胶接口
- 支持标准同步器件接口和自定义逻辑(FPGA, CPLD, asic等)
- 32M字节总可寻址外部存储器空间
- Four 1x Serial RapidIO® Links (or One 4x), v1.2 Compliant
- 1.25/2.5/3.125 Gbps链路速率
- 消息传递、方向支持、错误管理扩展和拥塞控制
- IEEE 1149.6兼容I/ o
- DDR2内存控制器
- DDR2-533 SDRAM接口
- 32bit / 16bit, 533mhz(数据速率)总线
- 512M字节总可寻址外部存储器空间
- EDMA3控制器(64独立通道)
- 32/16位主机端口接口(HPI)
- 32bit 33/ 66mhz, 3.3 V PCI (Peripheral Component Interconnect)主从接口符合PCI本地总线规范版本2.3)
- 一个集成电路(12C)总线
- 两个McBSPs
- 10/100/ 1000mb /s以太网MAC (EMAC)
- IEEE 802.3标准
- 支持多种媒体独立接口(MII、GMII、RMII、RGMII)
- 8个独立发送(TX)和8个独立接收(RX)通道
- 两个64位通用定时器，可配置为四个32位定时器
- 乌有之乡
- 乌有之乡Level 2 Slave ATM Controller
- 8位发送和接收操作，每方向高达50 MHz
- 自定义单元格格式，最大64字节
- 16个GPIO (General-Purpose I/O)引脚
- 系统锁相环和锁相环控制器
- 二级锁相环和锁相环控制器，专用于EMAC和DDR2存储器控制器
- 高级事件触发(AET)兼容
- Trace-Enabled设备
- IEEE-1149.1 (JTAG™) Boundary-Scan-Compatible
- 697针球栅阵列(BGA)封装ZTZ或GTZ后缀)，0.8毫米球间距
- 0.09 µm/7-Level Cu Metal Process (CMOS)
- 3.3/1.8/1.5/1.25/1.2 V I/ o, 1.25/1.2 V内部
（1)部件符合JEDEC和行业标准，确保在更大的温度范围内可靠运行。
C64x+、JTAG、C64x+、VelociTI、C6000、Code Composer Studio、DSP/BIOS、XDS是德州仪器的商标。
SM320C6455-EP功能图
SM320C6455-EP规格参数
| 产品属性 | 属性值 |
|---|---|
| DSP类型 | 1 C64x |
| DSP (max) (MHz) | 1000 |
| CPU | 32-/64-bit |
| 操作系统 | DSP/BIOS |
| 以太网MAC | 10/100/1000 |
| 评级 | HiRel Enhanced Product |
| 工作温度范围(℃) | -55 to 105, 0 to 90 |
