TMS320VC5501(5501)定点数字信号处理器(DSP)是基于TMS320C55x™DSP一代CPU处理器核心。C55x™DSP架构通过提高并行性和专注于降低功耗来实现高性能和低功耗。CPU支持内部总线结构,该结构由一个程序总线、三个数据读取总线、两个数据写入总线和专用于外设和DMA活动的附加总线组成。这些总线提供了在一个周期内执行最多三次数据读取和两次数据写入的能力。同时,DMA控制器可以独立于CPU活动执行数据传输。
C55x™CPU提供两个乘法累积(MAC)单元,每个单元能够在单个周期内进行17位× 17位乘法。一个中央40位算术/逻辑单元(ALU)由一个额外的16位ALU支持。alu的使用在指令集控制下,提供优化并行活动和功耗的能力。这些资源在C55x CPU的AU (Address Unit)和DU (Data Unit)中进行管理。
C55x DSP代支持可变字节宽度指令集,以提高代码密度。指令单元(IU)从内部或外部存储器中执行32位程序提取,并为程序单元(PU)排列指令。。预测性分支功能避免了执行条件指令时的管道刷新。。
5501外设包括一个外部存储器接口(EMIF),提供对异步存储器(如EPROM和SRAM)以及高速、高密度存储器(如同步DRAM和同步突发RAM)的无胶合访问。其他外设包括UART、看门狗定时器和I-Cache。两个全双工多通道缓冲串行端口(McBSPs)为各种工业标准串行设备提供无胶接口,并提供多达128个单独启用通道的多通道通信。主机端口接口(HPI)是一个8位并行接口,用于提供主机处理器访问5501上16K字的内部存储器。。DMA控制器在没有CPU干预的情况下为六个独立的通道上下文提供数据移动。还包括两个通用定时器,8个专用通用I/O (GPIO)引脚和模拟锁相环(APLL)时钟生成。
5501由业界屡获殊荣的eXpressDSP™、Code Composer Studio™集成开发环境(IDE)、DSP/BIOS™、德州仪器的算法标准以及业界最大的第三方网络提供支持。Code Composer studiox IDE具有代码生成工具,包括C编译器,可视化链接器,模拟器,RTDX™,XDS510™仿真设备驱动程序和评估模块。5501还由C55x™DSP库支持,该库具有50多个基础软件内核(FIR滤波器,IIR滤波器,fft和各种数学函数)以及芯片和板支持库。。

TMS320C55x、DSP/BIOS和MicroStar BGA是德州仪器的商标。
C55x、eXpressDSP、Code Composer Studio、RTDX和XDS510是德州仪器的商标。
所有商标均为其各自所有者的财产。
(1)IEEE标准1149.1-1990标准测试访问端口和边界扫描架构。
注意:本文档旨在与TMS320C55x DSP CPU参考指南(文献号SPRU371)一起使用。

| 产品属性 | 属性值 |
|---|---|
| DSP类型 | 1 C55x |
| DSP (max) (MHz) | 300 |
| CPU | 16-bit |
| 操作系统 | DSP/BIOS, VLX |
| 评级 | Catalog |
| 工作温度范围(℃) | -40 to 85 |