SM320VC5421-EP中文规格_功能特性_原厂出售

471 2023-10-29 13:24:15 来源: 网络作者: IC先生

320VC5421定点数字信号处理器(DSP)是一个运行在200-MIPS性能的双核解决方案。5421由两个DSP子系统组成，能够进行核心对核心通信，以及由两个DSP子系统共享的128k字零等待状态片上程序存储器。每个子系统由一个54x DSP核心、32k字程序/数据DARAM、32k字数据SARAM、2k字ROM、三个多通道串行接口、xDMA逻辑、一个定时器、一个APLL和其他杂电路组成。

5421还包含一个主机端口接口(HPI)，它允许将5421视为一个内存映射到主机处理器的外设。5421引脚兼容TMS320VC5420。

每个子系统都有其独立的程序和数据空间，允许同时访问程序指令和数据。一个周期内可以进行2次读操作和1次写操作。具有并行存储和特定应用程序指令的指令可以充分利用这种体系结构。此外，数据可以在程序和数据空间之间传输。这种并行性支持一组强大的算术、逻辑和位操作，这些操作都可以在一个机器周期内完成。5421包括管理中断、重复操作和函数调用的控制机制。此外，5421具有128K字的片上程序存储器，可在两个子系统之间共享。

5421是一种高性能、低成本、高密度的DSP，用于远程数据访问或语音IP子系统。它旨在以最小的硬件和软件影响来维护当前的调制解调器体系结构，从而最大化现有调制解调器技术和开发工作的重用。

SM320VC5421-EP的特性

控制基线
- 一个装配/测试场地，一个制造场地
Extended Temperature Performance of –40°C to 85°C
增强的减少制造源(DMS)支持
增强的产品变更通知
资格的血统
由两个独立子系统组成的200-MIPS双核DSP
每个核心都有一个先进的多总线架构，有三个独立的16位数据存储器总线和一个程序总线
40位算术逻辑单元(ALU)每核包括一个40位桶移位器和两个40位累加器
Each Core Has a 17-Bit × 17-Bit Parallel Multiplier Coupled to a 40-Bit Adder for Non-Pipelined Single-Cycle Multiply/Accumulate (MAC) Operations
每个内核都有一个比较、选择和存储单元(CSSU)，用于添加/比较Viterbi操作符的选择
每个核心都有一个指数编码器来计算一个40位累加器值的指数值
每个核有两个地址生成器，八个辅助寄存器和两个辅助寄存器算术单元(ARAUs)。
16位数据总线与数据总线持有人的特点
512K-Word × 16-Bit Extended Program Address Space
Total of 256K-Word × 16-Bit Dual- and Single-Access On-Chip RAM (128K-Word x 16-Bit Two-Way Shared Memory)
单指令重复和块重复操作
带有32位长字操作数的指令
带有两个或三个操作数读的指令
从中断快速返回
并行存储与并行加载的算术指令
条件存储指令
输出控制的CLKOUT
输出控制
功耗控制与IDLE1, IDLE2，和IDLE3指令
双1.8 v(核心)和3.3 v (I/O)电源，低功耗，快速操作
10ns单周期定点指令
通过两个内部8元fifo的处理器间通信
12通道直接存储器访问(DMA)数据传输没有CPU负载(6通道每个子系统与外部访问)
6个多通道缓冲串行端口(McBSPs)，具有128通道选择能力(每个子系统3个McBSPs)
16位主机端口接口(HPI)多路与外部存储器接口引脚
软件可编程锁相环(APLL)提供多个时钟选项(需要外部振荡器)
片上扫描仿真逻辑，IEEE标准1149-1边界扫描逻辑
两个软件可编程定时器(每个子系统一个)
软件可编程等待状态生成器(最多14种等待状态)
提供144针低轮廓四平面封装(LQFP) (PGE后缀)封装