XIO2221中文规格_产品功能_原厂出售

TI XIO2221是一个PCIe到PCI转换桥接，其中PCI总线接口内部连接到具有1端口1394b PHY的1394b开放主机控制器/链路层控制器。PCIe到PCI转换桥完全兼容PCI Express到PCI/PCI- x桥规范，Revision 1.0。。1394b OHCI控制器功能与IEEE标准1394b和最新的1394开放主机控制器接口(OHCI)规范完全兼容。

在任何时候，XIO2221在每个方向上同时支持多达4个提交的写事务、4个未提交的事务和4个未决的完成事务。每个发布的写数据队列和完成数据队列最多可以存储8K字节的数据。未发布的数据队列最多可以存储128字节的数据。

PCIe接口支持一条×1链路，每个方向同时以250mbit /s的最大吞吐量工作。此外，网桥还支持高级错误报告功能，包括PCI Express Base Specification, Revision 1.1中定义的ECRC。。

实现了健壮的管道架构，以最大限度地减少系统延迟。如果检测到奇偶校验错误，则对上游和下游操作都支持包中毒。

PCIe电源管理(PM)功能包括active-state link PM、PME机制和所有常规PCI D状态。使能active-state link PM功能后，链路空闲时，会根据l0和L1状态自动省电。支持PM active-state NAK、PM PME、PM to- ack消息。该网桥符合最新的PCI总线电源管理规范，并提供多种低功耗模式，使主机电源系统进一步降低功耗。

8个通用输入和输出(gpio)，通过访问PCIe配置空间进行配置，允许进一步的系统控制和定制。

提供深度fifo来缓冲1394数据并适应较大的主机总线延迟。该设备为SBP-2性能提供物理写发布和高度调优的物理数据路径。PCIe总线与1394总线之间的数据传输速率为100M、200M、400M和800M。设备提供一个带电缆偏置(TPBIAS)的1394端口。。

根据1394开放主机控制器接口(OHCI)规范的要求，内部控制寄存器是内存映射和不可预取的。通过PCIe指定的配置周期访问该配置头，并提供即插即用(PnP)兼容性。

PHY提供了在基于电缆的1394网络中实现1端口节点所需的数字和模拟收发器功能。每个电缆端口包含两个差分线收发器。收发器包括用于监视线路条件的电路，以确定连接状态、初始化和仲裁以及数据包接收和传输。提供了一个可选的外部2线串行EEPROM接口来加载1394结构的全局唯一ID。

XIO2221需要一个外部的98.304 mhz晶体振荡器来产生参考时钟。外部时钟驱动内部锁相环(PLL)，产生所需的参考信号。该参考信号提供控制出站编码信息传输的时钟信号。power-down (PD)功能，当通过断言PD端子高使能时，停止锁相环的操作。通过电缆端口传输的数据位在内部锁存、串行组合、编码，并以98.304、196.608、393.216、491.52或983.04 Mbit/s(分别称为S100、S200、S400、S400B或S800)的速度作为出站信息流传输。

为了确保XIO2221符合IEEE标准1394b-2002，必须断言BMODE端子。BMODE终端不选择电缆接口的操作模式。BMODE选择内部的PHY-section/LLC-section接口操作模式，并影响电缆上的仲裁模式。正常工作时BMODE必须拉高。

使用三个包终端作为输入，为self-ID报文中的三个配置状态位设置缺省值。它们可以通过1-kΩ电阻器拉高，也可以根据设备设计的功能硬连线拉低。PC0、PC1和PC2端子表示该节点默认的电源分类状态(是否需要由线缆供电或是否能够由线缆供电)。。如果一个节点要成为IRM或BM的竞争者，节点软件必须在PHY寄存器集中设置这个位。

XIO2221功能图

XIO2221规格参数