TSB41AB3-EP中文参数_产品特性_原装现货

TSB41AB3提供了在基于电缆的IEEE 1394网络中实现三端口节点所需的数字和模拟收发器功能。每个电缆端口包含两个差分线收发器。收发器包括用于监视线路条件的电路，以确定连接状态、初始化和仲裁以及数据包接收和传输。TSB41AB3设计用于与线路层控制器(LLC)接口，如TSB12LV21、TSB12LV22、TSB12LV23、TSB12LV26、TSB12LV31、TSB12LV41、TSB12LV42或TSB12LV01A。

TSB41AB3只需要一个外部24.576 mhz晶体作为参考。可以使用外部时钟代替晶体。内部振荡器驱动内部锁相环(PLL)，产生所需的393.216 mhz参考信号。该参考信号在内部被分割，以提供用于控制出站编码频闪和数据信息传输的时钟信号。49.152 mhz时钟信号提供给相关的LLC用于两个芯片的同步，并用于接收数据的再同步。power-down (PD)功能，当通过断言PD端子高使能时，停止锁相环的操作。

TSB41AB3支持在自身和LLC之间的可选隔离屏障。当ISO输入端为高电平时，LLC接口输出行为正常。当ISO端子系低时，启用内部差分逻辑，驱动输出，使其可以通过IEEE标准1394-1995附件J和1394a-2000附录(第5.9.4节)中描述的电容或变压器电流隔离屏障进行耦合(以下称为附件J型隔离)。。

要通过电缆端口传输的数据位在两个、四个或八个并行路径上从LLC接收(取决于请求的传输速度)。。这些位被串行组合、编码，并以98.304、196.608或392.216 Mbits/s(分别称为S100、S200和S400速度)作为出站数据-频闪信息流传输。传输时，编码后的数据信息在TPB电缆对上差分传输，编码后的频闪信息在TPA电缆对上差分传输。。

在接收数据包时，接收电缆端口的TPA和TPB发射器被禁用，该端口的接收器被启用。在TPA电缆对上接收编码后的数据信息，在TPB电缆对上接收编码后的频闪信息。对接收到的数据-频闪信息进行解码以恢复接收时钟信号和串行数据位。串行数据位被分成2位、4位或8位并行流(取决于指定的接收速度)，重新同步到本地49.152 mhz系统时钟，并发送到相关的LLC。接收到的数据也在其他活动(连接)电缆端口上传输(重复)。

TPA和TPB电缆接口都包含微分比较器，用于在初始化和仲裁期间监视线路状态。内部逻辑使用这些比较器的输出来确定仲裁状态。TPA通道监控输入电缆共模电压。该共模电压值在仲裁期间用于设置下一个数据包传输的速度。此外，TPB通道监测TPB对上的进线电缆共模电压，以确定是否存在远程供电的双绞线偏置电压。

TSB41AB3在TPBIAS端子提供1.86 v标称偏置电压，用于端口终端。PHY包含三个独立的TPBIAS电路。当远程接收器通过电缆看到这个偏置电压时，表明存在活动连接。该偏置电压源必须通过1µF的外部滤波电容器来稳定。

TSB41AB3中的线路驱动器工作在高阻抗电流模式下，设计用于与外部112线端电阻网络一起工作，以匹配110线阻抗。双绞线的两端各提供一个网络。每个网络由一对串联的56-电阻组成。直接连接双绞线A端子的一对电阻的中点连接到其相应的TPBIAS电压端子。直接连接双绞线B端子的一对电阻的中点通过并联R-C网络耦合到地，推荐值为5k和220pf。当与内部接收器电路并联时，外部线路端接电阻的值被设计为符合标准规格。连接在R0和R1端子之间的外部电阻设置驱动器输出电流，以及其他内部工作电流。该电流设定电阻的值为6.34 k±1%。

当双绞线连接时，TSB41AB3的电源关闭，TSB41AB3发送和接收电路向电缆发出高阻抗信号，不负载电缆另一端的TPBIAS电压。

当使用TSB41AB3时，未将其中一个或多个端口引出连接器时，必须将未使用端口的双绞线端子端接掉，以保证其可靠运行。对于每个未使用的端口，TPB+和TPB。终端可以绑在一起，然后通过一个1 k的电阻拉到地，或者TPB+和TPB -终端可以连接到建议的终端网络。未使用端口的TPA+和TPA -端子可以不连接。TPBias端子可以连接到1µF的电容到地或左浮。

TESTM、SE和SM端子用于设置各种制造测试条件。正常情况下，建议TESTM端子通过1k的电阻连接到VDD上，SE通过1k的电阻接地，SM直接接地。

四个封装终端用作输入，为自标识包中的四个配置状态位设置默认值，并根据设备设计的功能，通过1k电阻将其固定为高电平或硬连线低电平。PC0 - PC2端子用于指示节点的默认功率等级状态(需要从电缆供电或能够向电缆供电)。。C/LKON终端用作输入，指示节点是同步资源管理器(IRM)或总线管理器(BM)的竞争者。。

TSB41AB3支持IEEE 1394a-2000规范中定义的挂起/恢复。挂起机制允许对直接连接的端口被置于低功耗保存状态(挂起状态)，同时保持1394总线段之间的端口到端口连接。当端口处于挂起状态时，端口将无法发送或接收数据交易报文。但是，处于挂起状态的端口能够检测连接状态的变化和传入的TPBias。当TSB41AB3的所有三个端口都挂起时，除带隙参考发生器和偏置检测电路外的所有电路都断电，从而显着节省功率。有关挂起/恢复操作的更多详细信息，请参阅1394a-2000规范。建议在新设计中使用suspend/resume。

端口发送和接收电路在断电(当PD输入端子断言高时)，复位(当reset输入端子断言低时)，没有活动电缆连接到端口或由内部仲裁逻辑控制时被禁用。TPBias输出在下电、复位或LLC命令禁用端口时关闭。

当没有双绞线端口接收输入偏置时，CNA (cable non -active)端子提供高电平。例如，它们要么断开连接，要么挂起)，可以与LPS一起使用，以确定何时关闭TSB41AB3的电源。。当PD端断言为高电平时，使能CNA检测电路(无论端口先前的状态如何)，并在RESET端上激活下拉，从而强制复位TSB41AB3内部逻辑。

LPS (link power status)端子与C/LKON (link power status)端子配合使用，管理节点的电源使用情况。来自LLC的LPS信号与LCtrl位一起使用(参见应用信息部分的表1和表2)，以指示LLC的有源/电源状态。LPS信号还用于复位、禁用和初始化PHY-LLC接口(PHY-LCC接口的状态完全由LPS输入控制，与LCtrl位的状态无关)。。

如果LPS输入持续低电平超过2.6µs，则认为LPS输入无活性，否则认为LPS输入有活性。当TSB41AB3检测到LPS不活动时，它将PHY-LLC接口置于低功耗复位状态，其中CTL和D输出保持在逻辑零状态，LREQ输入被忽略;。如果LPS输入保持低电平超过26µs, PHY-LLC接口将进入低功耗禁用状态，同时SYSCLK输出也保持非活动状态。在硬件复位期间，PHY-LLC接口也会保持在disabled状态。无论PHY的状态如何，TSB41AB3都可以继续正常网络操作所需的中继器功能。LLC接口。当接口处于reset或disabled状态，且LPS再次激活时，PHY将对接口进行初始化，使接口恢复正常工作。

当PHY-LLC接口处于低功耗去使能状态时，如果所有端口处于非活动状态(断开、去使能或挂起)，则TSB41AB3自动进入低功耗模式。。TSB41AB3退出低功耗模式，当LPS输入断言高或当端口事件发生时，需要TSB41AB3变为活动状态以响应事件或通知LLC事件(在挂起端口上检测到传入偏置，在挂起端口上检测到断开连接，在未禁用端口上检测到新连接)。。

PHY使用C/LKON端子通知LLC上电并活动。当激活时，C/LKON信号是一个大约163-ns周期的方波。当LLC处于非活动状态并且发生唤醒事件时，PHY激活C/LKON输出。当LPS输入不活动(如上所述)或LCtrl位被清除为0时，LLC被认为不活动。。当LLC激活(LPS激活且LCtrl位设置为1)时，PHY解除C/LKON输出。当总线复位发生时，PHY也解除C/LKON输出，除非存在导致C/LKON激活的PHY中断条件。

TSB41AB3-EP的特性

TSB41AB3-EP功能图

TSB41AB3-EP规格参数