新闻详情
客服

TSB43AB21A产品规格_产品特征_原装原厂

263 2023-11-06 11:48:34 来源: 网络 作者: IC先生

德州仪器TSB43AB21A设备是一个集成的1394a-2000 OHCI PHY/链路层控制器(LLC)设备,完全符合PCI本地总线规范,PCI总线电源管理接口规范(修订1.1),IEEE标准1394-1995,IEEE标准1394a-2000和1394开放主机控制器接口规范(发布1.1)。。TSB43AB21A设备提供一个1394端口。TSB43AB21A器件还支持IEEE标准1394a-2000断电功能,用于电池供电应用和仲裁增强。

根据1394开放主机控制器接口规范(OHCI)和IEEE标准1394a-2000的要求,内部控制寄存器是内存映射和不可预取的。PCI配置头是通过PCI指定的配置周期访问的,它提供即插即用(PnP)兼容性。此外,TSB43AB21A器件符合PC 2001设计指南要求的PCI总线电源管理接口规范。TSB43AB21A器件支持D0、D1、D2、D3四种电源状态。

TSB43AB21A设计提供PCI总线主爆发,连接到内存控制器后能够以132M字节/秒的速度传输一条高速数据线。由于PCI延迟可能很大,因此提供了深度fifo来缓冲1394数据。

TSB43AB21A设备为SBP-2性能提供物理写提交缓冲区和高度调优的物理数据路径。TSB43AB21A器件还提供多个等时上下文、多个缓存突发传输和高级内部仲裁。

先进的CMOS工艺实现了低功耗,并允许TSB43AB21A器件在高达33 MHz的PCI时钟速率下工作。

TSB43AB21A物理层提供了在基于电缆的1394网络中实现单端口节点所需的数字和模拟收发功能。电缆端口包含两个差分线收发器。收发器包括用于监视线路条件的电路,以确定连接状态、初始化和仲裁以及数据包接收和传输。

TSB43AB21A物理层只需要一个外部24.576 mhz晶体作为电缆端口的参考。可以提供外部时钟代替晶体。内部振荡器驱动内部锁相环(PLL),产生所需的393.216 mhz参考信号。该参考信号在内部被分割,以提供控制出站编码频闪和数据信息传输的时钟信号。49.152 mhz时钟信号提供给集成的LLC进行同步,并用于接收数据的再同步。

通过电缆端口传输的数据位从集成的LLC接收,并与49.152 mhz系统时钟同步在内部锁存。这些位被串行组合、编码,并以98.304M、196.608M或393.216M位/s(分别称为S100、S200或S400速度)作为出站数据-频闪信息流传输。在传输过程中,编码后的数据信息在双绞线B (TPB)线缆对上差分传输,编码后的频闪信息在双绞线A (TPA)线缆对上差分传输。

接收报文时,禁用接收线缆端口的TPA和TPB发送器,使能该端口的接收器。在TPA电缆对上接收编码后的数据信息,在TPB电缆对上接收编码后的频闪信息。对接收到的数据-频闪信息进行解码以恢复接收时钟信号和串行数据位。串行数据位被重新同步到本地49.152 mhz系统时钟,并发送到集成的LLC。

TPA和TPB电缆接口都包含微分比较器,用于在初始化和仲裁期间监视线路状态。内部逻辑使用这些比较器的输出来确定仲裁状态。TPA通道监控输入电缆共模电压。该共模电压值在仲裁期间用于设置下一个数据包传输的速度。此外,TPB通道监测TPB对上的进线电缆共模电压,以确定是否存在远程供电的双绞线偏置电压。

TSB43AB21A器件在TPBIAS端子提供1.86 v标称偏置电压,用于端口终端。当远程接收器通过电缆看到这个偏置电压时,表明存在活动连接。这个偏置电压源必须通过一个1.0µF的外部滤波电容器来稳定。

TSB43AB21A器件中的线路驱动器工作在高阻抗电流模式下,设计用于112-±1%的外部工作。

当TSB43AB21A设备电源关闭并连接双绞线时,TSB43AB21A发送和接收电路对电缆呈高阻抗,不负载电缆另一端的TPBIAS电压。

当设备处于低功耗状态(例如D2或D3)时,如果TSB43AB21A端口处于非活动状态(断开、禁用或挂起),则TSB43AB21A设备将自动进入低功耗模式。。

当主机控制器控制寄存器中位于OHCI偏移量50h/54h处的第19位(LPS)设置为1时(参见第4.16节,主机控制器控制寄存器),或者当端口事件发生时,TSB43AB21A设备需要激活以响应事件或通知LLC事件(例如,在挂起端口上检测到传入偏置,在挂起端口上检测到断开),TSB43AB21A设备退出低功耗模式。。

TSB43AB21A设备支持硬件增强,以更好地支持数字视频(DV)和MPEG数据流的接收和传输。这些增强功能是通过OHCI偏移量A88h的同步接收数字视频增强寄存器实现的(参见第5章,TI扩展寄存器)。。

CIP格式由IEC 61883- 1:20 98规范定义。对同步数据上下文的增强是通过硬件支持DV和MPEG CIP格式的同步时间戳来实现的。TSB43AB21A设备支持修改同步时间戳字段,以确保通过软件插入的值不是过期的,也就是说,当数据包传输时,该值小于当前周期定时器。


TSB43AB21A的特性

TSB43AB21A器件支持以下特性:

  • 完全符合1394开放主机控制器接口规范(1.1版本)
  • 完全符合provisions of IEEE Std 1394-1995 for a high-performance serial busIEEE标准1394a-2000
  • 完全可与IEEE标准1394的火线和i.LINK实现互操作
  • 符合Intel标准2000年移动电源指引
  • 完整的IEEE Std 1394a-2000支持包括:连接剥离、仲裁短复位、多速连接、仲裁加速、飞通连接和端口禁用/暂停/恢复
  • 在电池供电的应用中,节能功能包括:挂起期间设备自动断电、链路层的PCI电源管理和非活动端口断电
  • 超低功耗休眠模式
  • 一个IEEE标准1394a-2000完全符合100M比特/s, 200M比特/s或400M比特/s的电缆端口
  • 电缆端口监控与远程节点的主动连接的线路状况
  • 电缆电源状态监测
  • 1.8 v核心逻辑,通用PCI接口,兼容3.3 v和5v PCI信令环境
  • 物理写张贴最多三个未完成的交易
  • PCI突发传输和深度fifo以容忍大的主机延迟
  • PCI_CLKRUN \协议
  • 外部周期定时器控制自定义同步
  • 扩展恢复信号,以与遗留DV组件兼容
  • 物理链路逻辑执行系统初始化和仲裁功能
  • 物理链路编码和解码功能包括数据-频闪位级编码
  • 物理链路传入数据重新同步到本地时钟
  • 低成本的24.576 mhz晶体提供100M、200M、400M比特/s的数据收发
  • 用于系统电源管理的节点功率等级信息信令
  • 串行ROM接口支持2线串行EEPROM设备
  • 两个通用I/ o
  • Register bits give software control of contender bit, power class bits, link active control bit,IEEE标准1394a-2000 features
  • 采用先进的低功耗CMOS工艺制造
  • PCI和CardBus寄存器支持
  • 等时接收双缓冲模式
  • 异步传输请求的乱序管道
  • 当PHY SCLK不活跃时,寄存器访问失败中断
  • PCI电源管理D0、D1、D2、D3电源状态
  • 可用的初始带宽和可用的初始通道寄存器
  • PME\ support per1394开放主机控制器接口规范

实施Apple Computer, Incorporated和SGS Thompson, Limited的一项或多项专利所涵盖的技术。
OHCI-Lynx和TI是德州仪器的商标。
其他商标是其各自所有者的财产。


TSB43AB21A功能图

TSB43AB21A


TSB43AB21A规格参数

产品属性属性值
协议Catalog
评级Catalog
工作温度范围(℃)0 to 70
版权声明: 部分文章信息来源于网络以及网友投稿,本网站只负责对文章进行整理、排版、编辑,是出于传递更多信息之目的,并不意味着赞同其观点或证实其内容的真实性,如本站文章和转稿涉及版权等问题,请作者及时联系本站,我们会尽快处理。
标题:TSB43AB21A产品规格_产品特征_原装原厂
网址:https://m.mrchip.cn/newsDetail/9155
文章标签: 芯片