TSB41LV06A产品参数_功能图_原装现货

TSB41LV06A提供了在基于电缆的IEEE 1394网络中实现六端口节点所需的数字和模拟收发器功能。每个电缆端口包含两个差分线收发器。收发器包括用于监视线路条件的电路，以确定连接状态、初始化和仲裁以及数据包接收和传输。TSB41LV06A设计用于与链路层控制器(LLC)接口，如TSB12LV21、TSB12LV22、TSB12LV23、TSB12LV31、TSB12LV41、TSB12LV42或TSB12LV01A。。

TSB41LV06A只需要一个外部24.576 MHz晶体作为参考。可以提供外部时钟代替晶体。内部振荡器驱动内部锁相环(PLL)，产生所需的393.216 MHz参考信号。该参考信号在内部被分割，以提供用于控制出站编码频闪和数据信息传输的时钟信号。49.152 MHz时钟信号提供给相关的LLC用于两个芯片的同步，并用于接收数据的再同步。power-down (PD)功能，当通过断言PD端子高使能时，停止锁相环的操作。。

TSB41LV06A支持在其自身和LLC之间的可选隔离屏障。当ISO\输入端为高电平时，LLC接口输出正常。当ISO端子处于低位时，启用内部微分逻辑，并驱动输出，使其可以通过IEEE标准1394-1995附件J和P1394a附录(第5.9.4节)中描述的电容或变压器电流隔离屏障进行耦合(以下称为附件J型隔离)。。。

通过电缆端口传输的数据位通过两个、四个或八个并行路径(取决于所请求的传输速度)从LLC接收，并与49.152 MHz系统时钟同步锁存在TSB41LV06A内部。这些位被串行组合、编码，并以98.304、196.608或393.216 mbit /s(分别称为S100、S200和S400速度)作为出站数据-频闪信息流传输。在传输过程中，编码后的数据信息在TPB电缆对上差分传输，编码后的频闪信息在TPA电缆对上差分传输。。

在接收数据包时，接收电缆端口的TPA和TPB发射器被禁用，该端口的接收器被启用。在TPA电缆对上接收编码后的数据信息，在TPB电缆对上接收编码后的频闪信息。对接收到的数据-频闪信息进行解码以恢复接收时钟信号和串行数据位。串行数据位被分成2位、4位或8位并行流(取决于指定的接收速度)，重新同步到本地49.152 MHz系统时钟并发送到相关的LLC。接收到的数据也在其他活动(连接)电缆端口上传输(重复)。。

TPA和TPB电缆接口都包含微分比较器，用于在初始化和仲裁期间监视线路状态。内部逻辑使用这些比较器的输出来确定仲裁状态。TPA通道监控输入电缆共模电压。该共模电压值在仲裁期间用于设置下一个数据包传输的速度。此外，TPB通道监测TPB对上的进线电缆共模电压，以确定是否存在远程供电的双绞线偏置电压。。

TSB41LV06A在TPBIAS端子提供1.86 V标称偏置电压，用于端口终端。PHY包含6个独立的TPBIAS电路。当远程接收器通过电缆看到这个偏置电压时，表明存在活动连接。这个偏置电压源必须通过一个1uf的外部滤波电容器来稳定。。

TSB41LV06A中的线路驱动器工作在高阻抗电流模式下，设计用于外部112线端电阻网络，以匹配110线阻抗。双绞线的两端各提供一个网络。每个网络由一对串联的56-电阻组成。直接连接到双绞线a端子的一对电阻的中点连接到其相应的TPBIAS电压端子。直接连接双绞线- b端子的一对电阻的中点通过并联的R-C网络耦合到地，推荐值为5k和220pf。当与内部接收器电路并联时，外线端接电阻的值被设计为符合标准规格。连接在R0和R1端子之间的外部电阻设置驱动器输出电流，以及其他内部工作电流。该电流设定电阻的值为6.3 k±1%。。

当双绞线连接时，TSB41LV06A的电源关闭，TSB41LV06A的收发电路对电缆呈高阻抗，不负载电缆另一端的TPBIAS电压。。

当TSB41LV06A的一个或多个端口没有带出连接器时，必须将未使用的端口的双绞线端子端接掉，以保证其可靠运行。对于每个未使用的端口，应将TPB+和TPB-端子绑扎在一起，然后将其接地，或者将TPB+和TPB-端子连接到建议的终端网络中。未使用端口的TPA+、TPA-和TPBIAS端子可能未连接。TPBIAS端子可以连接到1uf电容到地或左浮。。

TESTM、SE和SM端子用于设置各种制造测试条件。正常工作时，TESTM端子应接在VDD上，SE应通过1k电阻接地，SM应直接接地。。

四个封装终端作为输入，为self-ID包中的四个配置状态位设置默认值，并根据设备设计硬连线高或低。PC0-PC2端子用于表示节点默认的电源分类状态(是否需要由线缆供电或是否能够由线缆供电)。。C/LKON终端用作输入，以指示节点是同步资源管理器(IRM)或总线管理器(BM)的竞争者。。

TSB41LV06A支持IEEE P1394a规范中定义的挂起/恢复。挂起机制允许对直接连接的端口被置于低功耗节约状态(挂起状态)，同时保持总线段之间的端口到端口连接。当端口处于挂起状态时，端口将无法发送或接收数据交易报文。但是，处于挂起状态的端口能够检测连接状态的变化和传入的TPBias。当TSB41LV06A的所有六个端口都处于挂起状态时，除带隙参考发生器和偏置检测电路外的所有电路都将断电，从而显著节省功耗。有关挂起/恢复操作的其他详细信息，请参阅P1394a规范。建议在新设计中使用suspend/resume。。

在断电(PD输入端为高电平)、复位(reset \输入端为低电平)、端口未连接有源电缆或由内部仲裁逻辑控制时，端口发送和接收电路被禁用。TPBias输出在下电、复位或LLC命令禁用端口时关闭。。

当没有双绞线端口接收输入偏置时，CNA (cable non -active)输出端子断言高电平。即，它们要么断开连接，要么挂起)，并且可以与LPS一起使用，以确定何时关闭TSB41LV06A的电源。CNA的输出没有去绑定。当PD端子断言为高电平时，使能CNA检测电路(无论端口先前的状态如何)，并在RESET终端上激活下拉，从而强制复位TSB41LV06A内部逻辑。。

链路电源状态(LPS)端子与C/LKON端子配合使用，管理节点的电源使用情况。来自LLC的LPS信号与LCtrl位一起使用(参见应用信息部分的表1和表2)，以指示LLC的有源/电源状态。LPS信号还用于复位、禁用和初始化PHY-LLC接口(PHY-LLC接口的状态完全由LPS输入控制，与LCtrl位的状态无关)。。

如果LPS的输入值保持在低水平超过2.6个小时，则被认为是不活跃的，否则被认为是活跃的。当TSB41LV06A检测到LPS不活跃时，它将PHY-LLC接口置于低功耗复位状态，其中CTL和D输出保持在逻辑零状态，LREQ输入被忽略;。如果LPS输入保持低电平超过26us，则PHY-LLC接口将进入低功耗禁用状态，其中SYSCLK输出也保持非活动状态。在硬件复位期间，PHY-LLC接口也会保持在disabled状态。无论PHY-LLC接口的状态如何，TSB41LV06A都可以继续正常网络运行所需的中继器功能。当接口处于复位或禁用状态，LPS再次激活时，PHY将初始化接口，使接口恢复正常工作。

当PHY-LLC接口处于低功耗去使能状态时，如果所有端口处于非活动状态(断开、去使能或挂起)，TSB41LV06A将自动进入低功耗模式。。当LPS输入被断言为高电平时，或者当端口事件发生时，TSB41LV06A需要激活以响应事件或通知LLC事件时，TSB41LV06A退出低功耗模式。例如，在挂起端口上检测到输入偏置，在挂起端口上检测到断开，在未禁用端口上检测到新连接，等等)。。。

PHY使用C/LKON端子通知LLC上电并活动。当激活时，C/LKON信号是一个大约163ns周期的方波。当LLC处于非活动状态并且发生唤醒事件时，PHY激活C/LKON输出。当LPS输入不活动(如上所述)或LCtrl位被清除为0时，LLC被认为不活动。。当LLC激活(LPS激活且LCtrl位设置为1)时，PHY解除C/LKON输出。当总线复位发生时，PHY也解除C/LKON输出，除非存在导致C/LKON激活的PHY中断条件。

TSB41LV06A的特性

TSB41LV06A功能图

TSB41LV06A规格参数